■고토 히로시무의 Weekly 해외 뉴스■ (2007.4.17)

■고토 히로시무의 Weekly 해외 뉴스■

Intel 가속기전용 I/F 「Geneseo」 공개

 

 

● 어플리케이션의 변화에 대응하는 가속기

　Intel은 항례의 디벨로퍼전용 컨퍼런스 「Intel Developer Forum(IDF) 2007」를 북경에서 4월 17일부터 18일에 걸쳐 개최한다. IDF 전날에 열린 프레스 브리핑으로 Intel은 가속기(coprocessor) 전략인 「Geneseo(제네세오)」의 개요를 분명히 했다.


   

　Geneseo는 Intel이 작년 가을 IDF 구상을 분명히 한 가속기전용 인터페이스 사양. IBM과 함께 PCI Express를 확장하는 형태로 가속기의 접속에 최적인 인터페이스를 실현한다고 한다. AMD의 coprocessor 구상 「Torrenza(토렌자)」와 같은 구상이다. AMD는 HyperTransport를 coprocessor 접속의 주요한 인터네트워크로 추진하고 있지만 Intel은 PCI Express의 확장으로 실현된다고 한다.

　AMD도 Intel도 가속기에 대한 공통 인식은 일치하고 있다. 그것은 향후, 어플리케이션의 경향이 바뀌어서 방대한 데이터 처리를 필요로 하는 소프트웨어가 주류가 된다는 것이다.

　종래의 CPU 코어로 범용 컴퓨팅 다양성을 늘리는 것 만으로는 그러한 어플리케이션을 효율적으로 처리하는 것이 어렵다. 거기서 특정한 목적의 퍼포먼스에 포커스 한 하드웨어를 더하는 것으로 보다 높은 전력 효율로 컴퓨터 시스템을 실현하자고 하는 것이 가속기로 향하는 원동력이다.

● 광범위한 가속기에 공통의 인프라를 제공한다

　이번 IDF에서는 PCI-SIG로 PCI Express Steering Committee Chair를 맡는 Intel의 Ajay Bhatt(아제이·버트) (Intel Fellow and Chief I/O Architect, Digital Enterprise Group)가 Geneseo의 전체상을 설명했다.

　Intel이 상정하는 가속기는 컴퓨팅 시스템의 성능이나 기능을 확장하는 것으로부터 특정한 버티컬 솔루션까지 광범위하다. 아래와 같은 가속기를 상정하고 있다.

○ XML/Java 가속기
○ 시큐리티/프라이버시/권리 보호
○ 리얼타임 해석
○ 합작/정보 관리
○ 하이 퍼포먼스 컴퓨팅(HPC)
○ 인텔리전트 스토리지 네트워크
○ 특정 어플리케이션 가속기

　그 중에서 Intel이 가속기 최초의 타겟으로 생각하고 있는 것은 다음의 3 분야라고 한다.

　1번째는 수치 연산 중심의 트랜잭션(transaction). 이것은 과학기술계나 재무, 경제모델 등. HPC계의 어플리케이션이다.

　2번째는 그래픽이나 미디어 프로세싱. GPU나 물리학 가속기, 미디어 프로세서가 이것에 해당된다.

　3번째는 엠베디드 컨텐트 프로세싱. 데이터 마이닝(data mining)이나 암호화, 압축, XML/Java 분야가 해당된다.

  

　현재 상태로는 이러한 가속기군에게 공통의 접속 인터페이스 공통의 프로그래밍 모델 공통의 아키텍쳐가 존재하지 않는다. Intel은 장기적으로 그러한 가속기를 위한 인프라를 모두 구축하려고 하고 있다.

　이러한 요구에 대해 Intel은 PCI Express의 아키텍쳐와 퍼포먼스를 확장하는 것으로 대응하려고 구상하고 있다. 그것이 Geneseo다. 가속기 접속의 요구를 위한 확장으로서 Intel이 들고 있는 것은 다음의 3가지 이다.

○ 소프트웨어 오버헤드의 저감
○ OS서포트의 간소화와 확장
○ 하드웨어 오버헤드의 저감

　또, 가속기에는 몇 개의 열쇠가 되는 요구 항목이 있다고 한다.

○ 복수의 OS와 시장 세그먼트(segment)의 서포트
○ 기존의 PCI 아키텍쳐와 인프라와의 호환성
○ 코스트에 알맞은 것
○ 안정되어 획기적으로 확장성이 증가하는 것

　Intel은 PCI Express는 벌써 유비쿼터스이며 그것을 확장해 가속기전용 I/O디바이스를 만드는 것이 최선의 선택이라고 판단했다고 한다. Geneseo는 PCI Express의 Gen1와 Gen2에 대해서 후방 호환을 유지한다.

   

● PCI Express를 확장하는 Geneseo의 사상

　가속기 접속을 위해 Geneseo에서는 PCI Express의 하드웨어와 소프트웨어 모두에 개량을 더한다고 한다.

　「우선 물리층에는 우리는 PCI Express의 전송 스피드를 한층 더 향상시키는 것을 고려하고 있다. 효율적으로 인터커넥트 퍼포먼스를 배증할 수 있을 것이다. PCI Express는 뛰어난 전력 제어 스테이트를 가지고 있지만 디바이스 레벨에서는 좀 더 전력을 제어할 수 있다고 생각하고 있다. 가속기 디바이스가 동작중에 세입도의 자동적인 제어를 행하는 것을 생각하고 있다. 프로토콜의 개선은 대역폭의 향상, 지연시간의 저감, 효율화도 행한다.

　이 모델에서 퍼포먼스의 최적화 후에 소프트웨어 확장을 행해 CPU와 가속기간의 데이터 교환과 동기를 향상시킨다. 모든 주요 지역에서 개선을 행한다. 그 위에 우리는 어플리케이션 소프트웨어의 오버헤드의 저감을 시도한다. 어플리케이션으로부터 물리층 까지의 퍼포먼스 병목현상을 줄여 간다」라고 Bhatt는 말한다.

　이러한 Geneseo에서의 확장을 PCI Express와 후방 호환으로 하기 때문에 프로그래밍 모델에게는 궁리를 더한다. 소프트웨어 레벨은 기존의 PCI Express의 인프라 위에 싣는다.

　「우선 익숙한 것이 있는 링 0의 커널 모드로 달리는 디바이스 드라이버 모델로 시작 한다. PCI 배치 메커니즘으로 디바이스를 찾아내 셋업 한다. 거기까지는 기존의 PCI 드라이버 모델로 실행한다.」

　그러나, 일단 그것들(배치와 셋업) 이 종료되면 어플리케이션 레벨로 달리는 런타임 서비스군으로 이동을 시작한다. 그러면 어플리케이션 가속기와 시스템 사이로 보다 효율적인 데이터 전송이 가능하게 된다. 유저 모드에서의 인터페이스를 사용하는 것으로 대폭적인 확장을 행한다.

　그 때문에 기존의 디바이스 드라이버 모델을 사용하고 있는 어플리케이션이라면 모두 변경없이 실행한다. 그리고, 그 위에 만약 우리가 제안하고 있는 확장이 있으면 그 확장된 기능을 사용할 수 있게 된다」(Bhatt)

   

● 2009~2010년에는 Geneseo 디바이스가 등장

　Geneseo 전략의 포인트는 PCI Express의 확장이며 PCI 표준화 단체인 PCI-SIG를 통해서 작업을 진행시키고 있다고 하는 점이다. 이것은 PCI Express를 PCI의 차세대 인터페이스로서 규격화했을 때와 같다.

　「우리는 개발 모델로서 PCI-SIG로 정의를 시작하고 있다. 오리지널 아이디어는 Intel과 IBM이지만 지금은 많은 벤더가 PCI-SIG 안에서 정의를 행하는 것을 돕기 시작하고 있다. 정확히 PCI Express의 경우와 같다. PCI Express는 우리의 오리지널 제안으로부터 출발 해 기업의 작은 그룹으로 옮겨 그리고 PCI-SIG로 채택했다」라고 Bhatt는 설명한다.

　이러한 PCI Express 베이스의 Geneseo 전략에 대해 AMD의 Phil Hester(필·에 스타)(Senior Vice President & Chief Technology Officer(CTO))는 작년 다음과 같이 말하고 있었다.

　「PCI Express에 의해 기능을 더하는 것 자체는 좋은 일이다. 보다 넓은 플랫폼에서(가속기의) 채용을 할 수 있는 것은 훌륭하다. 그러나, 만약 Intel이 표준을 정해 독자적으로 하려고 한다면 그것은 업계에 있어 나쁜 일이다.

　우리는 기본적으로 개방적인 경쟁을 밀고 있어 업계가 오픈 으로 계속 되는 것을 바라고 있다. 모두가 공개되어 누구나가 인터페이스의 혁신을 위한 정의에 참가할 수 있다면 그것은 좋은 일이라고 생각한다」

　AMD는 Torrenza를 HyperTransport로 한정하고 있는 것은 아니고 PCI Express에서의 coprocessor 접속도 포함하고 있다. AMD의 염려는 Geneseo가 Intel 주도의 규격으로서 정의되어 Intel만이 적당한 것이 되어 버리는 것이다.

   

　Geneseo의 진행은 꽤 스피디하다. 현재는 리버젼(Rev. ) 0.5의 작업을 하고 있어 향후 스펙(명세서)의 드리프트가 되는 Rev. 0.9까지를 금년의 마지막까지 끝낸다. 내년(2008년) 중순에 스펙(명세서) 1.0을 정의해 탑재를 시작한다. 그리고, 2009~2010년 타임 프레임으로 제품이 등장할 수 있도록 한다고 한다.

　Intel의 설명은 Geneseo는 PCI Express의 아키텍쳐 진화의 로드맵에 짜넣어지고 있다.

　Geneseo는 PCI Express의 로드랩 에서는 아래의 슬라이드와 같은 위치설정이 된다. PCI Express는 금년 Intel 칩셋 「X38(Bearlake-X)」로부터 5 GT/sec의 Gen2로 이동을 시작한다. 한층 더 I/O디바이스 공유가 더해져 2009~2010년 타임 프레임으로 Geneseo로 도달한다. Geneseo 단계에서 I/O대역은 PCI Express Gen2로부터 한층 더 배증한다.

   

● CPU의 통일적 연결 오픈화의 차이

　AMD는 동사의 CPU 내부접속 HyperTransport를 가속기의 접속으로서 활용하고 있다. CPU와 가속기를 HyperTransport로 직결하는 이점은 보다 긴밀해 저지연시간 접속이 가능하게 되는 점이다.

　그에 대해 Intel은 가속기 요구의 대부분은 PCI Express 베이스의 Geneseo로 커버하는 것이 가능해 CPU 인터페이스와 타이트한 통합이 필요하게 되는 것은 적다고 설명한다. 다만, CPU 인터페이스를 완전하게 클로우즈 하는 것은 아니다. 작년가을 IDF에서는 Intel은 현재의 FSB(Front Side Bus)를 FPGA(Field Programmable Gate Array) 벤더 XILINX와 ALTERA에 허가하는 일도 발표. 이번 IDF에서는 한층 더 FSB 라이센스를 넓히는 것을 발표하고 있다.

　그러나 AMD만큼 CPU 내부접속을 강하게 추진 하지 않는다. 대부분은 Geneseo로 흡수할 수 있다는 것이 Intel의 생각이다. Intel은 Nehalem(네할렘) 이후의 CPU 내부접속 「CSI」는 가속기 접속을 위해서 적극적으로 추진은 하지 않는 것 같다.

　「CPU 내부접속은 CPU의 요구에 응해 자꾸자꾸 바뀐다. CPU가 바뀔 때에 의해 고속으로 된다. 그것은 가속기 접속에 적합하지 않다. 가속기에는 보다 장기적으로 일정한 스펙(명세서)가 유지되는 규격이 필요하다」라고 Bhatt는 말한다.

　다만, CPU에 CSI와 친화성의 높다고 추정되는 Geneseo를 통합한다고 하는 선택은 남아 있다.

　이러한 Intel의 자세를 AMD는 다음과 같이 보고 있다.

　「우리는 토털 플랫폼으로서 포괄적인 coprocessor 전략을 가지고 있다. 우리의 시스템에는 보호된 인터페이스는 없다. (CPU의 Coherent HyperTransport를 오픈으로 하는 것으로) coprocessor에 대해서 진정한 캐쉬 통일 인터페이스를 제공한다.

　우리는 타사에 대해서 시스템의 모든 인터페이스를 사용해 제품을 개발하는 것을 장려하고 있다. CPU의 FSB를 보호 하는 것 같은 일은 하지 않는다. 이 점에 대해 우리는 다른 철학을 가지고 있다. 모두를 오픈 하는 것이 업계를 추진하는 올바른 길이라고 생각하고 있다」(Hester)

　다만, 현실 문제로서 HyperTransport판 가속기에는 허들이 있다. 그것은 HyperTransport 인터페이스의 칩을 개발해야 하는 것이다. HyperTransport 베이스의 가속기는 AMD 플랫폼 전용이 된다. 가속기 기업에 있어 Geneseo와 HyperTransport의 양 인터페이스에 대응하는 것은 코스트적으로 어렵다. CPU와의 보다 밀접한 접속을 바라지 않는다면 PCI Express 상위 호환의 Geneseo가 대응하기 쉽다.

 

● 범용 프로세서와 특정 용도 하드웨어 사이에서

　AMD에 이어 Intel이 가속기 전략을 선명히 해 온 것은 결코 우연한 것은 아니다. 또, Intel이 단순히 대AMD를 위해 가속기 전략을 꺼내 왔다고 하는 이야기도 아니다. AMD와 Intel이 빠짐없이 가속기에 나서는데는 필연적 이유가 있다.

　컴퓨팅의 세계는 범용 프로세서와 특정 용도 하드웨어의 사이를 항상 진자와 같이 흔들리고 있다. 범용성을 거절하면 유연성은 높아지지만 효율성은 떨어진다. 트랜지스터 혹은 소비 전력 당의 성능은 특정 용도를 위해서 설계된 하드웨어가 일반적으로 높다. 그러나, 특정 용도 하드웨어에 거절하면 유연성이 없어져 버린다. 컴퓨터는 항상 그 사이를 흔들리고 있다.

　그리고, 지금은 특정 용도 하드웨어측으로 진자가 흔들리고 있다. 그것은 소비 전력 당의 효율을 올리는 것이 명제가 되어 있기 때문이다. 그 때문에 가속기를 추진하게 되었다. CPU에의 coprocessor의 통합과 기본적으로는 같은 사상으로 시스템 레벨에서의 통합으로 Intel과 AMD가 겨루고 있는 상황이다.

 (2007년 4월 17일)

[Reported by 고토 히로시무(Hiroshige Goto) ]

원본출처 : http://pc.watch.impress.co.jp/docs/2007/0417/kaigai351.htm